EN العربية

هندسة الكمبيوتر

التصميم الرقمي

اجمع بين النظرية ولغة Verilog والتجارب المعملية لتصميم الدوائر الرقمية وتحليلها.

المحاضر د. وليد أ. يوسف أستاذ غير متفرغ، جامعة فيكتوريا، كندا
دائرة رقمية متكاملة ووصلات نحاسية منظمة بدقة

01

عن الكورس

اجمع بين النظرية ولغة Verilog والتجارب المعملية لتصميم الدوائر الرقمية وتحليلها.

02

ماذا ستتعلم؟

يجمع الكورس بين ثلاثة أساليب لتعليم التصميم الرقمي، وهو أساس لفهم تصميم الكمبيوتر ومعماريته. أولًا، تُشرح الجوانب النظرية في المحاضرات مع تمارين في الجلسات التطبيقية. وبنهاية الكورس، ينبغي أن يكون الطلاب قادرين على تصميم الدوائر الرقمية التوافقية والمتزامنة وتحليلها وتنفيذها.

الهدف الثاني هو تعليم التصميم الرقمي باستخدام لغة وصف العتاد (HDL). ويتعلم الطلاب تحليل الدوائر المنطقية باستخدام Verilog، وهي إحدى لغات وصف العتاد.

الهدف الثالث هو تطوير المهارات العملية من خلال التجارب المعملية، حيث ينفذ الطلاب دوائر منطقية باستخدام لوحات التجارب والدوائر المتكاملة. وتتضمن الخطة مقدمة في تقنية المصفوفات المنطقية القابلة للبرمجة (FPGA) إذا سمح الوقت.

تبدأ الخطة بمقدمة سريعة من بعض أقسام الفصل الأول، ثم دراسة تفصيلية للفصول من الثاني إلى السابع مع تجاوز أقسام قليلة. ويُشرح كود Verilog لبعض الدوائر في نهاية كل فصل. وقد يُغطى الفصل الثامن كليًا أو جزئيًا، وتُقدم مقدمة عن FPGA، إذا سمح الوقت.

03

محتوى المحاضرات

عناوين الفيديوهات ومددها كما نُشرت على عربسرا. قد يختلف عدد المحاضرات المعلن عن عدد الفيديوهات، إذ قد تشمل القائمة مقدمات وتدريبات ومحاضرات مقسمة إلى أجزاء.

عناوين الفيديوهات ومددها 26
  1. 01 Introduction to Digital Design: from mathematical logic to logic circuits
  2. 02-a Boolean Algebra and Logic Gates
  3. 02-b Boolean Algebra and Logic Gates
  4. 02-c Boolean Algebra and Logic Gates
  5. 03-a Gate-Level Minimization: K-Map
  6. 03-b Gate-Level Minimization: cont.
  7. 03-c Gate-Level Minimization: Verilog
  8. 04-a Combinational Logic: adders
  9. 04-b Combinational Logic: adders 2
  10. 04-c Combinational Logic: multipliers and comparators
  11. 04-d Combinational Logic: decoders & encoders
  12. 04-e Combinational Logic: multiplexers
  13. 05-a Synchronous Sequential Logic: latches & flip-flops
  14. 05-b Synchronous Sequential Logic: analysis
  15. 05-c Synchronous Sequential Logic: design 0
  16. 05-d Synchronous Sequential Logic: design 1
  17. 05-e Synchronous Sequential Logic: design 2
  18. 06-a Registers and Counters: load/up/down
  19. 06-b Serial Registers
  20. 06-c Serial Adders
  21. 06-d Universal Register and Ripple Counter
  22. 06-e BCD Ripple Counter and Other Counters
  23. 07-a Memory: RAM
  24. 07-b Memory: ROM
  25. 08-a Register Transfer Language (RTL)
  26. 08-a-cont. RTL and Computer Organization

04

الدعم التعليمي (بحسب خطتك)

  • مجموعات نقاش
  • مراسلة مساعد تدريس بشري لطرح الأسئلة وتلقي الإجابات
  • مساعد التدريس TA-GPT (قريبًا)

05

الكتاب المرجعي

Mano, M. M., and Ciletti, M. D. (2007). Digital Design (4th ed.)

06

الشهادة

تُمنح الشهادة بعد اجتياز اختبار نموذجي قصير، ويمكن إعادة المحاولة عدة مرات.